韬定律的解法，就是以“时间缩微”替代“几何缩微”。

它不再只盯着把晶体管做得更小，而是以系统性降低时间常数τ为目标，通过逻辑折叠等创新技术，持续压缩信号传播时延，不断提升晶体管密度，实现半导体与电子系统的持续演进。

打个比方，传统的芯片就像一座摊开在平地上的巨型城市。晶体管是散布在各处的楼宇，信号要穿过不同功能区，就得沿着地面七拐八绕，路程远了，时间自然就长了。而逻辑折叠技术，相当于把原本平铺的地面上下叠放，过去隔了几条街的两个单元，现在楼上楼下，信号一抬脚就能直达。路短了，堵点少了，车速快了，芯片自然跑得既快又省电。

那么，这是否意味着韬定律将取代摩尔定律？

中国半导体行业协会副理事长魏少军在接受三里河***访时表示，这两件事并不矛盾。追求集成密度，也是在缩小晶体管间的连线长度，也就是在减少时延。

一位不愿具名的半导体行业分析师向三里河表示，国际通行路线仍是缩小芯片制程，目前的思路是探索一条新的特色路线，既能提升芯片效能，也能绕开摩尔定律面临的现实问题。

更让人意外的，这种突破已非停留在理论设想层面，而是有着长达六年的实践积累。基于该定律，华为过去六年已成功设计并量产了381款芯片。

韬定律更深层次的价值，不仅在于技术突破本身。它构建的，是一套贯穿器件、电路、芯片到系统层面的多层级协同优化体系。

何庭波给出的一个判断是：“未来六到十年内，那些将韬作为首要目标的公司、研究团队和生态系统，将决定未来十年计算领域的格局。”

华为预计到2031年，基于韬(τ)定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平。

这一进程背后，关乎的不只是一家企业的胜负，而是整个产业游戏规则的重构。

(“三里河”工作室)返回搜狐，查看更多